

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 52-127756

(43)Date of publication of application : 26.10.1977

(51)Int.Cl.

H01L 23/02

H01L 23/12

(21)Application number : 51-044579

(71)Applicant : NEC CORP

(22)Date of filing : 19.04.1976

(72)Inventor : IMAI MITSURU

(54) SEMICONDUCTOR UNIT

(57)Abstract:

PURPOSE: To obtain DIP type resin modl unit including maximum element within limited outline dimension by extending the edge of external lead to the face of the element fixed on metallic stand to connect it to element electrode.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

公開特許公報

昭52—127756

⑪Int. Cl.
H 01 L 23/02
H 01 L 23/12

識別記号

⑫日本分類
99(5) C 22
99(5) C 21
99(5) C 1

庁内整理番号
5928—57
6513—57
7216—57

⑬公開 昭和52年(1977)10月26日

発明の数 1
審査請求 未請求

(全 3 頁)

⑭半導体装置

東京都港区芝五丁目33番1号
日本電気株式会社内

⑯特 願 昭51—44579
⑰出 願 昭51(1976)4月19日
⑱発 明 者 今井充

⑲出 願 人 日本電気株式会社
東京都港区芝五丁目33番1号
⑳代 理 人 弁理士 内原晋

明 細 書

発明の名称 半導体装置

特許請求の範囲

半導体素子を固着した金属台と、この半導体素子表面より上面位置に設けられ、且つそのうちの任意本は先端部が半導体素子^の面上にまで突き出した複数の外部リードと、これら複数外部リードの先端部と前記半導体素子に設けられた複数の電極とをそれぞれ接続する金属細線とを備え、これら^が一体に樹脂モールドされてなる半導体装置。

発明の詳細な説明

本発明は、デュアル・インライン・パッケージ(DIP)型半導体装置の構造に関するものである。

今日、半導体集積回路装置は、SSIと称する小規模集積回路においても、その半導体素子外形寸法は年々大きくなる傾向にある。

このような素子を封止する構造の一つに、樹脂

モールドDIP型の半導体装置がある。第1図にその外形斜視図、第2図にそのA—A断面図で示すように、半導体素子1を固着した金属台(アイランドと称する)2と、これと同一面に配置された外部リード3を備え、素子電極と外部リードの先端部とを金属細線4で接続し、これらを樹脂5を用いて一体に樹脂モールドしたものである。

この構造において、樹脂モールド部外形寸法の制限内で最大寸法の素子を搭載しようとする、アイランドを大きくしなければならぬために、外部リードの樹脂封止距離が短くなり、気密性やリード封着強度が劣化する。

このことは、例えば素子を長方形にできれば素子全体の面積を大きくとることができて問題は無い筈であるが、これは素子の回路設計上、あるいは製作組立上の歩留り等の問題で制限が有り、このため素子は正方形に設けるのが望ましく、その結果、DIP型半導体装置の短辺方向の寸法内で素子寸法を最大にする考慮が必要となる。

従来の、アイランドと外部リードが同一面にあ

る構造では、アイランドの大きさにも自ずと限度があり、素子の大きさはアイランドの大きさ以上にすることはできず、実際第3図に示すように、素子1をアイランド2と同様同じ大きさにした場合には、ボンディング装置の構造上寸法を余り大きくとれず、又半導体装置の外形寸法制限のため外部リード3への金属細線4の接続位置を素子1から離してとれないことから金属細線4が素子1の層部に接触し、短絡事故を起こすことがしばしば生じている。

このため第4図に示すように、アイランド2を外部リード3の面より低く位置させることによって、この短絡事故を防止しているが、素子の大きさはアイランド以上に大きくすることはできなかった。

本発明は限られた外形寸法内で、できるだけ大きな素子を超えむことを目的としたDIP型樹脂モールド半導体装置の構造を提供するものである。

以下図面を参照して本発明を説明すると、第5図は本発明の一実施例の断面図、第6図はその内

-3-

が形成された金属フレームと、第8図に示すようにアイランドを持たない外部リード3。および突起7のみが形成された金属フレームとを準備し第9図に示すように素子1。をアイランド2。に固着する。このアイランド2。をC-D部分から切り離し、アイランドのD部と第8図の金属フレームに設けられた突起7の上部とをそれぞれ第10図の断面構造のごとくに溶接固定する。

この際、搭載された素子1。の裏面が外部リードの下側に間隔を置いて位置されると共に、素子面上に突出した外部リードと素子電極とが重なり合わないよう、第6図に示したように相対位置をずらして溶接するものである。

こうすることにより、金属細線接続の際に、ボンディングキャピラリーを外部リードを避けて素子電極面に下すことができるので、容易に金属細線接続ができる。また第10図に示すように、外部リード3。は金属細線接続時にヒートプロテクタによって支持されるので、外部リードの片持ちとなる部分はわずかとなり、従って外部リード

-5-

部構造を示す部分拡大図である。すなわち外形許容寸法内でできる限り大きく形成したアイランド2。を外部リード3。の下側に位置させ、このアイランドにはアイランド面積にほぼ等しい大きさの素子1。が搭載固着され、外部リード3。のうちの幾本かはその先端部が素子上面にまで延長されており、これら外部リード先端部と素子電極とはそれぞれ金属細線4。で接続され、これらを樹脂5。で一体に樹脂モールドして形成した構造の半導体装置である。

本構造は、アイランドを外形寸法制限一杯に与えられるので、これに対応させて素子寸法を大きくすることができる。ここで問題となる素子面上に突出した外部リード先端部と素子電極との重なりは外部リードと素子電極とをずらして組立てるか、あるいは第6図に示すようにリード先端部に切欠部6を設けることによって金属細線接続を可能にしている。

次いで本発明半導体装置の製造方法について述べると、第7図に示すようにアイランド2。のみ

-4-

先端部の曲りによる影響をほとんど受けることなく金属細線接続ができる。

金属細線接続後、これら組立てられた装置を一体に樹脂モールドし、金属フレームから切り離して外部リードを形成し、個々の半導体装置を得るものである。

本発明の半導体装置によれば、従来、素子を大きくしようとすれば、封入容器あるいは樹脂モールド部外形を大きくしなければならず、直ちに大巾なコストの上昇を招く結果となつたのに対し、本発明は限られた寸法内で最大の素子を搭載できるので素子の集積度が向上し、コスト低減を生ぜしめる効果がある。

図面の簡単な説明


第1図は従来の樹脂モールド半導体装置の斜視図、第2図、第3図、第4図はそれぞれ第1図のA-A'断面における内部構造を説明する図、第5図は本発明半導体装置の一実施例の断面図、第6図はその内部構造を示す部分拡大図、第7図、第

-6-


8 図(a)はそれぞれ本発明に用いる金属フレームの
 平面図、第8 図(b)は図(a)のB-B断面図、第9 図
 第10 図はそれぞれ本発明の製造方法を説明する
 図である。

1, 1a ……素子、 2, 2a ……アイランド、
 3, 3a ……外溢リード、 4, 4a ……金属
 細線、 5, 5a ……樹脂、 6 ……切欠部、
 7 ……突起、 8 ……ヒーターブロック。


代理人 弁理士 内 原




第1図




第2図




第3図



第4図




第5図




第6図


-7-




第7図



第8図



第9図



第10図